GOWIN GW1NRF Series Bluetooth FPGA Products Package and Pinout
Specificazioni
- Nome di u produttu: Serie GW1NRF di prudutti Bluetooth FPGA
- Guida di l'usu di pacchettu è pinout: UG893-1.0.1E
- Marca commerciale: Guangdong Gowin Semiconductor Corporation
- Marchi registrati: Cina, Uffiziu di Brevetti è Marchi di i Stati Uniti, è altri paesi
À propositu di Sta Guida
- Scopu
Stu manuale furnisce una introduzione à a serie GW1NRF di prudutti Bluetooth FPGA. Include infurmazione nantu à i pin, i numeri di pin, a distribuzione di pin, è i diagrammi di pacchettu. - Documenti cunnessi
Sta guida deve esse usata in cunghjunzione cù i seguenti documenti:- GOWINSEMI Termini è Condizioni di Vendita
Overview
- Serie GW1NRF di prudutti Bluetooth FPGA
A serie GW1NRF hè una gamma di prudutti Bluetooth FPGA sviluppati da Guangdong Gowin Semiconductor Corporation. Questi prudutti combinanu a flessibilità di a tecnulugia FPGA cù a cunnessione Bluetooth, chì permette à l'utilizatori di creà applicazioni persunalizate per Bluetooth.
View di Distribuzione Pin
- View di GW1NRF-4B Pins Distribution
U pacchettu GW1NRF-4B hà una distribuzione di pin specifica. Vede a Tabella 2-4 in u Capitulu 2.5 per a definizione di ogni pin. - View di QN48 Pins Distribution
U pacchettu QN48 hà una distribuzione specifica di pin. Vede a Tabella 2-4 in u Capitulu 2.5 per a definizione di ogni pin.- View di QN48E Pins Distribution
U pacchettu QN48E hà una distribuzione di pin specifica. Vede a Tabella 2-4 in u Capitulu 2.5 per a definizione di ogni pin.
- View di QN48E Pins Distribution
Diagrammi di pacchettu
- Contornu di pacchettu QN48 (6 mm x 6 mm)
U pacchettu QN48 hè un contornu quadratu chì misura 6 mm x 6 mm. Contene i pin necessarii per a serie GW1NRF di prudutti Bluetooth FPGA. - Contornu di pacchettu QN48E (6 mm x 6 mm)
U pacchettu QN48E hè un contornu quadratu chì misura 6 mm x 6 mm. Contene i pin necessarii per a serie GW1NRF di prudutti Bluetooth FPGA.
FAQ
- Puderaghju ripruduce o trasmette stu documentu senza l'accordu scrittu di GOWINSEMI ?
Innò, ùn pudete micca ripruduce o trasmette stu documentu in alcuna forma o per qualsiasi mezzu senza l'accunsentu scrittu di GOWINSEMI. - GOWINSEMI hè rispunsevuli di qualsiasi dannu risultatu da l'usu di i so materiali o di a pruprietà intellettuale ?
No, GOWINSEMI ùn assume micca responsabilità è ùn furnisce micca garanzia per qualsiasi dannu incurru à u vostru hardware, software, dati, o pruprietà risultatu da l'usu di i so materiali o di a pruprietà intellettuale. - GOWINSEMI pò fà cambiamenti à stu documentu senza preavvisu ?
Iè, GOWINSEMI pò fà cambiamenti à stu documentu in ogni mumentu senza preavvisu. - Induve possu truvà a documentazione attuale è l'errata ?
Qualchese chì s'appoghja nantu à sta documentazione deve cuntattà GOWINSEM per a documentazione attuale è errata.
Serie GW1NRF di Pacchetti di Prodotti FPGA Bluetooth è Guida d'Usuariu di Pinout
- UG893-1.0.1E, 12/15/2022
- Copyright © 2022 Guangdong Gowin Semiconductor Corporation. Tutti i diritti riservati.
- GOWIN hè a marca di Guangdong Gowin Semiconductor Corporation è hè registrata in Cina, l'Uffiziu di i Patenti è di i Marchi di i Stati Uniti, è altri paesi. Tutte e altre parolle è loghi identificati cum'è marchi o marche di serviziu sò a pruprietà di i so rispettivi titulari. Nisuna parte di stu documentu pò esse riprodotta o trasmessa in alcuna forma o per qualsiasi denotazione, elettronica, meccanica, fotocopia, registrazione o altrimenti, senza l'accunsentu scrittu di GOWINSEMI.
Disclaimer
GOWINSEMI ùn assume alcuna responsabilità è ùn furnisce micca garanzia (espressa o implicita) è ùn hè micca rispunsevule per qualsiasi dannu incurru à u vostru hardware, software, dati, o pruprietà chì risultanu da l'usu di i materiali o di a pruprietà intellettuale eccettu cum'è delineatu in i Termini è Cundizioni GOWINSEMI. di Vendita. GOWINSEMI pò apportà cambiamenti à stu documentu in ogni mumentu senza preavvisu. Qualchese chì s'appoghja nantu à sta documentazione deve cuntattà GOWINSEMI per a documentazione attuale è errata.
Storia di rivisione
| Data | Versione | Descrizzione |
| 11/12/2019 | 1.0 E | Versione iniziale publicata. |
| 12/15/2022 | 1.0.1 E |
|
À propositu di Sta Guida
Scopu
Stu manuale cuntene una introduzione à a serie GW1NRF di i prudutti Bluetooth FPGA inseme cù una definizione di pin, lista di numeri di pin, distribuzione di pin, è diagrammi di pacchettu.
Documenti cunnessi
L'ultime guide d'utilizatore sò dispunibili nantu à GOWINSEMI Websitu. Pudete truvà i ducumenti cunnessi à www.gowinsemi.com :
- DS891, serie GW1NRF di i prudutti Bluetooth FPGA Scheda Dati
- UG290, Gowin FPGA Products Programming and Configuration User Guide
- UG893, serie GW1NRF di prudutti Bluetooth FPGA Paquet è Pinout
- UG892, GW1NRF-4B Pinout
Terminulugia è abbreviazioni
A terminologia è l'abbreviazioni aduprate in stu manuale sò cum'è mostra in a Tabella 1-1 sottu.
Table 1-1 Abbreviazione è Terminologia
| Terminulugia è abbreviazioni | Nome interu |
| FPGA | Array di porta programmabile in u campu |
| SIP | Sistema in u pacchettu |
| GPIO | IO programmabile Gowin |
| QN48 | QFN48 |
| QN48E | QFN48E |
Supportu è Feedback
Gowin Semiconductor offre à i clienti un supportu tecnicu cumpletu. Sì avete qualchissia dumande, cumenti, o suggerimenti, sentite liberu di cuntattateci direttamente per i seguenti modi.
- Websitu: www.gowinsemi.com
- E-mail: support@gowinsemi.com
Overview
A serie GW1NRF di prudutti FPGA sò i prudutti di prima generazione in a famiglia LittleBee® è rapprisentanu una forma di SoC FPGA. A serie GW1NRF di prudutti FPGA integra un processore hardcore di 32 bit è supporta a radio Bluetooth 5.0 Low Energy. Hanu unità logiche abbundanti, IO, risorse B-SRAM è DSP integrate, modulu di gestione di energia è modulu di sicurità. A serie GW1NRF furnisce un cunsumu d'energia bassu, immediatu, pocu costu, non volatile, alta sicurezza, diversi pacchetti, è un usu flessibile.
Paquet senza PB
A serie GW1NRF di prudutti Bluetooth FPGA sò senza PB in linea cù e direttive ambientali EU ROHS. I sustanzi aduprati in a serie GW1NRF di i prudutti Bluetooth FPGA sò in piena conformità cù i standard IPC-1752.
Pacchettu, Max. User I/O Information, è LVDS Paris
Table 2-1 Package, Max. User I/O Information, è LVDS Paris
| Pacchettu | Passu (mm) | Dimensioni (mm) | GW1NRF-4B |
| QN48 | 0.4 | 6 x 6 | 25 (4) |
| QN48E | 0.4 | 6 x 6 | 25 (4) |
Nota
- In stu manuale, l'abbreviazioni sò impiegate per riferite à i tipi di pacchettu. Vede 1.3 Terminulugia è Abbreviazioni.
- Vede a serie GW1NRF di a Scheda di Dati di i Prodotti Bluetooth FPGA per più dettagli.
- U JTAGSEL_N è JTAG pins ùn ponu esse usatu cum'è I / O simultaneamente. I dati in questa tavula sò quandu i quattru JTAG pins (TCK, TDI, TDO è TMS) sò usati cum'è I / O;
Pin di putenza
Tabella 2-2 Altri Pin in a Serie GW1NRF
| VCC | VCCO 0 | VCCO 1 | VCCO 2 |
| VCCO 3 | VCCX | VSS |
Quantità di Pin
A quantità di pin GW1NRF-4B
Table 2-3 Quantità di Pins GW1NRF-4B
| Type Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
| I/O Single end / coppia differenziale / LVDS[1] | BANCA 0 | 9/4/0 | 9/4/0 |
| BANCA 1 | 4/1/1 | 4/1/1 | |
| BANCA 2 | 8/4/3 | 8/4/3 | |
| BANCA 3 | 4/1/0 | 4/1/0 | |
| Max. I/O d'utilizatore[2] | 25 | 25 | |
| Coppia differenziale | 10 | 10 | |
| Vera output LVDS | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO3[3] | 1 | 1 | |
| VCCO1/VCCO2[3] | 1 | 1 | |
| VSS | 2 | 1 | |
| MODE 0 | 0 | 0 | |
| MODE 1 | 0 | 0 | |
| MODE 2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
| Type Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
| I/O Single end / coppia differenziale / LVDS[1] | BANCA 0 | 9/4/0 | 9/4/0 |
| BANCA 1 | 4/1/1 | 4/1/1 | |
| BANCA 2 | 8/4/3 | 8/4/3 | |
| BANCA 3 | 4/1/0 | 4/1/0 | |
| Max. I/O d'utilizatore[2] | 25 | 25 | |
| Coppia differenziale | 10 | 10 | |
| Vera output LVDS | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO3[3] | 1 | 1 | |
| VCCO1/VCCO2[3] | 1 | 1 | |
| VSS | 2 | 1 | |
| MODE 0 | 0 | 0 | |
| MODE 1 | 0 | 0 | |
| MODE 2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
Nota !
- [1] U numeru di unicu end / differenziale / LVDS I / O include pin CLK è pin di scaricamentu.
- [2] U JTAGSEL_N è JTAG pins ùn ponu esse usatu cum'è I / O simultaneamente. I dati in questa tavula sò quandu i quattru JTAG pins (TCK, TDI, TDO è TMS) sò usati cum'è I / O; Quandu u modu [2: 0] = 001, JTAGSEL_N è i quattru JTAG pins (TCK, TDI, TDO, è TMS) pò esse usatu cum'è GPIO simultaneamente, è u Max. I/O utente più unu.
- [3] Pin multiplexing.
Definizioni Pin
U locu di i pin in a serie GW1NRF di prudutti Bluetooth FPGA varieghja secondu i diversi pacchetti.
A Tabella 2-4 furnisce un dettagliu sopraview di I/O d'utilizatore, pin multifunzione, pin dedicati è altri pin.
Tabella 2-4 Definizione di i Pin in a serie GW1NRF di i prudutti Bluetooth FPGA
| Pin Name | I/O | Descrizzione |
| Max. User I/O | ||
| IO[Fine][Numero di fila/colonna][A/B] | I/O |
|
| Pin multifunzione | ||
| IO[Fine][Numero di fila/colonna][A/B]/MMM | / MMM rapprisenta una o più di l'altri funzioni in più di esse l'I / O di l'usu generale. Questi pins ponu esse utilizati cum'è I / O d'utilizatori quandu e funzioni ùn sò micca usate. | |
| RECONFIG_N | I, pull-up debule internu | Cumincià u novu modu GowinCONFIG quandu u pulsu bassu |
| PRONTU | I/O |
|
| FATTU | I/O |
|
| FASTRD_N /D3 | I/O |
|
| MCLK /D4 | I/O | Clock output MCLK in modu MSPI Data Port D4 in modu CPU |
| MCS_N /D5 | I/O | Abilita u signalu MCS_N in u modu MSPI, u portu di dati attivu-bassu D5 in u modu CPU |
| MI /D7 | I/O | MISO in modalità MSPI: input di dati master/output di dati Slave
U portu di dati D7 in u modu CPU |
| MO /D6 | I/O | MISO in u modu MSPI: output di dati master / input di dati Slave
U portu di dati D6 in u modu CPU |
| SSPI_CS_N/D0 | I/O | Abilita u signale SSPI_CS_N in u mod SSPI, |
| Pin Name | I/O | Descrizzione |
| attivu-bassu, Internal Weak Pull Up Data portu D0 in modu CPU | ||
| SO /D1 | I/O |
|
| SI /D2 | I/O |
|
| TMS | I, pull-up debule internu | Ingressu in modalità seriale in JTAG modu |
| TCK | I | Input di clock seriale in JTAG modu, chì deve esse cunnessu cù 4.7 K resistenza drop-down in PCB |
| TDI | I, pull-up debule internu | Input di dati seriali in JTAG modu |
| TDO | O | Uscita di dati seriali in JTAG modu |
| JTAGSEL_N | I, pull-up debule internu | Sceglie u signale in JTAG modu, attivu-bassu |
| SCLK | I | Clock input in SSPI, SERIAL, è u modu CPU |
| DIN | I, pull-up debule internu | Input dati in modu SERIAL |
| DOUT | O | Dati di output in modu SERIAL |
| CLKHOLD_N | I, pull-up debule internu | Altu livellu, SCLK serà cunnessu internamente in modu SSPI o in modu CPU
U livellu bassu, SCLK serà disconnected from SSPI mode or CPU mode |
| NOI_N | I | Selezziunate input / output di dati di D[7:0] in u modu CPU |
| GCLKT_[x] | I | Pin di input di u clock globale, T (True), [x]: clock global No. |
| GCLKC_[x] | I | Pin di input differenziale di GCLKT_[x], C (Comp), [x]: clock globale No. [1] |
| LPLL_T_fb/RPLL_T_fb | I | Pin di input di feedback PLL sinistra / destra, T (Veru) |
| LPLL_C_fb/RPLL_C_fb | I | Pin di input di feedback PLL sinistra / destra, C (Comp) |
| LPLL_T_in/RPLL_T_in | I | Pin di input di l'orologio PLL sinistra/destra, T (Veru) |
| LPLL_C_in/RPLL_C_in | I | Pin di input di l'orologio PLL sinistra / destra, C (Comp) |
| MODE 2 | I, pull-up debule internu | Pin di selezzione di modi GowinCONFIG. |
| MODE 1 | I, pull-up debule internu | Pin di selezzione di modi GowinCONFIG. |
| MODE 0 | I, pull-up debule internu | Pin di selezzione di modi GowinCONFIG. |
| Altri Pins | ||
| NC | NA | Riservatu. |
| VSS | NA | Pin di terra |
| VCC | NA | Pin di alimentazione per a logica di core interna. |
| VCCO # | NA | Pin di alimentazione per l'I/O voltage di I/O BANK#. |
| Pin Name | I/O | Descrizzione |
| VCCX | NA | Pin di alimentazione per l'ausiliari voltage. |
6 I/O BANK Introduzione
Ci sò quattru Banchi I/O in a serie GW1NRF di prudutti FPGA. A distribuzione I/O BANK di a serie GW1NRF di prudutti Bluetooth FPGA hè cum'è mostra in Figura 2-1.
Figura 2-1 Serie GW1NRF di i prudutti Bluetooth FPGA Distribuzione I/O Bank
- Stu manuale furnisce un sopraview di a distribuzione view di i pin in a serie GW1NRF di prudutti Bluetooth FPGA. I quattru Banchi I/O chì formanu a serie GW1NRF di
- I prudutti Bluetooth FPGA sò marcati cù quattru culori diffirenti.
Diversi simboli sò usati per l'utilizatori I / O, putenza è terra. I diversi simboli è culori utilizati per i vari pins sò definiti cusì:
-
” denota l'I/O in BANK0. U culore di riempimentu cambia cù u BANK;
indica l'I/O in BANK1. U culore di riempimentu cambia cù u BANK;-
” denota l'I/O in BANK2. U culore di riempimentu cambia cù u BANK; - "
” denota l'I/O in BANK3. U culore di riempimentu cambia cù u BANK; - "
" denota VCC, VCCX è VCCO. U culore di riempimentu ùn cambia micca; - "
” denota VSS, u culore di riempimentu ùn cambia micca; - "
” denota NC;
- "
"Denota BLE, u culore di riempimentu ùn cambia micca
View di Distribuzione Pin
View di GW1NRF-4B Pins Distribution
View di QN48 Pins Distribution
Figura 3-1 View di GW1NRF-4B QN48 Pins Distribution (Top View)
Tabella 3-1 Altri pin in GW1NRF-4B QN48
| VCC | 11,37 |
| VCCX | 36 |
| VCCO0/VCCO3 | 1 |
| VCCO1/VCCO2 | 25 |
| VSS | 26,2 |
View di QN48E Pins Distribution
Figura 3-2 View di GW1NRF-4B QN48E Distribuzione Pins (Top View)
Tabella 3-2 Altri pin in GW1NRF-4B QN48E
| VCC | 11,37 |
| VCCX | 36 |
| VCCO0/VCCO3 | 1 |
| VCCO1/VCCO2 | 25 |
| VSS | 26 |
Diagrammi di pacchettu
Contornu di pacchettu QN48 (6 mm x 6 mm)
Figura 4-1 Schema di u pacchettu QN48 
Contornu di pacchettu QN48E (6 mm x 6 mm)
Figura 4-2 Schema di u pacchettu QN48E 
| SIMBOLU | MILLIMETRE | ||
| MIN | NOM | MAX | |
| A | 0.75 | 0 8.5 | 0.85 |
| A1 | 0.02 | 0.05 | |
| b | 0.15 | 0.20 | 0.25 |
| c | 0.18 | 0.20 | 0.23 |
| D | 5.90 | 6.00 | 6.10 |
| D 2 | 4.10 | 4.20 | 4.30 |
| e | 0.40 BSC | ||
| Ne | 4.40 BSC | ||
| N d | 4.40 BSC | ||
| E | 5.90 | 6.00 | 6.10 |
| E 2 | 4.10 | 4.20 | 4.30 |
| L | 0.35 | 0.40 | 0.45 |
| h | 0.30 | 0.35 | 0.40 |
Documenti / Risorse
 |
GOWIN GW1NRF Series Bluetooth FPGA Products Package and Pinout [pdfGuida di l'utente Serie GW1NRF Prodotti Bluetooth FPGA Pacchettu è Pinout, Serie GW1NRF, Pacchetti di Prodotti FPGA Bluetooth è Pinout, Pacchettu di Prodotti FPGA è Pinout, Pacchettu di Prodotti è Pinout, Pacchetto è Pinout, Pinout |
