Intel Erasure Decoder Reference Design Instructions

Disegnu di riferimentu per u decodificatore intel Erasure

Aghjurnatu per Intel® Quartus® Prime Design Suite: 17.0
ID: 683099
Versione: 2017.05.02

À propositu di u Disegnu di Riferimentu di Decoder Erasure

• U Decodificatore Erasure hè un tipu particulare di decodificatore Reed-Solomon chì usa un codice di correzione d'errore di bloccu lineare, ciclicu, non binariu.
• In un decodificatore Reed-Solomon cù capacità di decodificazione di cancellazione, u numeru d'errori (E) è di cancellazione (E') chì pudete correggere hè: n – k = 2E + E'
• Induve n hè a lunghezza di u bloccu è k hè a lunghezza di u messagiu (nk hè u numeru di simboli di parità).
• U Decodificatore di Erasure cunsidereghja solu e cancellazioni, cusì a capacità di currezzione pò ghjunghje à u massimu datu da nk. U decodificatore riceve cum'è input i lochi di cancellazione, tipicamente furniti da u demodulatore in u sistema di codificazione, chì ponu indicà certi simboli di codice ricevuti cum'è inaffidabili. U disignu ùn deve micca superà a capacità di correzione di cancellazione. U disignu tratta i simboli chì indica l'eliminazione cum'è u valore zero.

Features

• Mira à i dispositi Stratix® 10
• Corregge i cancelli
• Funzionamentu parallelu
• cuntrollu di flussu

Descrizzione Funziunale di Decoder Erasure

• U Decodificatore di Erasure ùn curreghja micca l'errori, solu e cancellazioni. Evita a cumplessità di truvà lochi di errore, chì a decodificazione Reed-Solomon richiede.
• L'algoritmu di cuncepimentu è l'architettura hè diversu da un decoder Reed-Solomon. A decodificazione di cancellazione hè una forma di codificazione. Pruvate à riempie l'input cù simboli p=nk per furmà un codice validu, cumpiendu l'equazioni di parità. A matrice di parità è a matrice di generatore definiscenu l'equazioni di parità.
• U disignu funziona solu cù picculi codici Reed-Solomon, cum'è RS(14,10), RS(16,12), RS(12,8) o RS(10,6). Per un picculu numeru di simbuli parità (p < k) aduprà stu disignu; per un gran numaru di simboli di parità (p > kp), duvete aduprà una matrice di generatore.
• U mudellu di cancellazione (rappresentatu da l'input in_era di n-bits wide) indirizza a ROM induve u disignu guarda i submatrici di parità. U disignu hà solu np = n! k! n - k ! pussibuli mudelli di cancellazione. Dunque, u disignu usa un modulu di cumpressione di indirizzu.
• U disignu codifica l'indirizzu cù u numeru di indirizzi chì sò più chjuchi di l'indirizzu è anu esattamente p bits.
• U Decodificatore Erasure riceve à a so entrata qualsiasi tassu di simboli entranti, finu à a lunghezza totale di u bloccu n per ciclu per u massimu throughput. Pudete cunfigurà u parallelismu è u nùmeru di canali, perchè u disignu multiplica i simboli entranti da u numeru di canali in parallelu chì currispondenu à diverse codewords chì arrivanu à u stessu tempu.
• U decodificatore di cancellazione produce a parola di codice decodificata cumpleta, cumprese i simboli di verificazione, in un ciclu (parechji codeword per parechji canali).

Un buffer di input permette di avè u numeru di simboli paralleli per canale menu menu di a durata di u bloccu tutale (n). Intel ricumanda di utilizà a larghezza di banda di input, salvu chì u parallelismu dipende da i vostri bisogni di l'interfaccia.

Erasure Decoder IP Core Parameters

Erasure Decoder Interfacce è Segnali

• L'interfaccia Avalon-ST sustene a backpressure, chì hè un mecanismu di cuntrollu di flussu, induve un lavamanu pò indicà à una fonte per piantà di mandà dati.
• A latenza pronta nantu à l'interfaccia di input Avalon-ST hè 0; u numeru di simboli per ritmu hè fissu à 1.
• L'interfacce di clock è resettate guidanu o ricevenu u clock è reset signal per sincronizà l'interfacce Avalon-ST.

Interfacce Avalon-ST in core IP DSP

• L'interfacce Avalon-ST definiscenu un protokollu standard, flessibile è modulare per i trasferimenti di dati da una interfaccia fonte à una interfaccia sink.
• L'interfaccia di input hè un lavabo Avalon-ST è l'interfaccia di output hè una fonte Avalon-ST. L'interfaccia Avalon-ST supporta trasferimenti di pacchetti cù pacchetti interleaved in parechji canali.
• Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
• L'interfacce Avalon-ST supportanu a retropressione, chì hè un mecanismu di cuntrollu di flussu induve un lavamanu pò signalà à una fonte per piantà di mandà dati. U lavamanu usa tipicamente backpressure per piantà u flussu di dati quandu i so buffer FIFO sò pieni o quandu hà congestione in a so output.

Information Related

• Specifiche di l'interfaccia Avalon

Erasure Decoder IP Core Signals

Clock è Reset Signals

Avalon-ST Segnali d'interfaccia d'ingressu è di uscita

• Un signalu in_validu affirmatu indica dati validi.
• Ogni codeword pò ghjunghje nantu à parechji cicli, secondu u paràmetru di parallelismu. U disignu traccia a struttura di l'input, cusì ùn esige micca cunfini di pacchettu nantu à l'interfaccia. U numeru di canali di u disignu in parallelu aumenta a produzzione riplichendu l'unità funzionali per tutti i canali cuncurrenti. Stu disignu ùn usa micca u supportu di canali multipli di l'interfaccia Avalon-ST.
• Quandu u decoder affirmeghja u signale out_valid, furnisce dati validi nantu à out_data.
• Produce parole di codice C per ciclu, induve C hè u numeru di canali in parallelu. U core IP affirmeghja u signale out_error quandu riceve una parola di codice micca corregibile, vale à dì: quandu u core IP supera a capacità di correzione di cancellazione

Disegnu di riferimentu di decodificatore di cancellazione
Intel Corporation. Tutti i diritti riservati. Intel, u logu Intel è altri marchi Intel sò marchi di Intel Corporation o di e so filiali. Intel garantisce a prestazione di i so prudutti FPGA è semiconduttori à e specificazioni attuali in cunfurmità cù a garanzia standard di Intel, ma si riserva u dirittu di fà cambiamenti à qualsiasi prudutti è servizii in ogni mumentu senza avvisu. Intel ùn assume alcuna rispunsabilità o responsabilità derivante da l'applicazione o l'usu di qualsiasi informazione, pruduttu o serviziu descritta quì, salvu cum'è espressamente accunsentutu in scrittura da Intel. I clienti Intel sò cunsigliati per ottene l'ultima versione di e specificazioni di u dispositivu prima di cunfidendu qualsiasi infurmazione publicata è prima di fà ordini per prudutti o servizii.
Altri nomi è marche ponu esse rivendicate cum'è a pruprietà di l'altri.